

**GUJARAT TECHNOLOGICAL UNIVERSITY**  
**DIPLOMA ENGINEERING - SEMESTER-VI • EXAMINATION – WINTER • 2016**

**Subject Code: 361102****Date: 21-10-2016****Subject Name: VLSI Technology****Time: 10:30 am - 01:00 pm****Total Marks: 70****Instructions:**

1. Attempt all questions.
2. Make suitable assumptions wherever necessary.
3. Figures to the right indicate full marks.
4. English version is considered to be Authentic.

- |            |   |           |
|------------|---|-----------|
| <b>Q.1</b> | (a) Explain CMOS Logic circuit with two input NAND gate.  | <b>07</b> |
|            | (b) Draw and Explain Depletion Load nMOS Inverter   | <b>07</b> |
| <b>Q.2</b> | (a) Draw and Explain Depletion Load nMOS SR Latch based on NOR gate with Truth table                                | <b>07</b> |
|            | (b) Explain concept of 'Design Hierarchy'.  | <b>07</b> |
|            | <b>OR</b>   |           |
|            | (b) Explain concept of Regularity, Modularity and Locality.   | <b>07</b> |
| <b>Q.3</b> | (a) Draw and Explain structure and operation of MOSFET.   | <b>07</b> |
|            | (b) Write short note on Cascaded CMOS Inverter.   | <b>07</b> |
|            | <b>OR</b>   |           |
| <b>Q.3</b> | (a) Write short note on Enhancement load nMOS Inverter.   | <b>07</b> |
|            | (b) Write short note on MOSFET Capacitances.  | <b>07</b> |
| <b>Q.4</b> | (a) Explain MOS Logic circuit with Depletion nMOS load using Two input NOR Gate. Also draw the circuit for n input. | <b>07</b> |
|            | (b) Draw CMOS AOI realization of the clocked JK Latch.  | <b>07</b> |
|            | <b>OR</b>   |           |
| <b>Q.4</b> | (a) Draw Complex CMOS Logic gate realizing the given Boolean function with Euler graph. $Z = A(D+E)+BC$ .           | <b>07</b> |
|            | (b) Draw CMOS D-Latch implementation with Timing diagram.   | <b>07</b> |
| <b>Q.5</b> | (a) Write short note on Types of FPGA.  | <b>07</b> |
|            | (b) Write VHDL Code to implement 4*1 MUX.   | <b>07</b> |
|            | <b>OR</b>   |           |
| <b>Q.5</b> | (a) Write short note on FPGA Structure.   | <b>07</b> |
|            | (b) Write VHDL Code to implement SR Flip flop.  | <b>07</b> |

\*\*\*\*\*

- Q.1** (a) બે ઇનપુટ NAND ગેટથી CMOS લોજીક સર્કીટ સમજાવો. **07**  
 (b) ડીપ્લેશન લોડ nMOS SR લેચની સર્કીટ NOR ગેટનો ઉપયોગ કરી ટ્રુથ ટેબલ બનાવી દોરો અને સમજાવો. **07**
- Q.2** (a) ડીપ્લેશન લોડ nMOS ઇન્વર્ટરની સર્કીટ દોરો અને સમજાવો. **07**  
 (b) ડિઝાઇન હાઈરાયકીનો કોન્સેપ્ટ સમજાવો. **07**
- OR**
- (b) રેગ્યુલારીટી, મોડ્યુલારીટી અને લોકાલીટીનો કોન્સેપ્ટ સમજાવો. **07**
- Q.3** (a) MOSFET નું સ્ટ્રક્ચર અને ઓપરેશન દોરો અને સમજાવો. **07**  
 (b) કાસ્કેડેડ CMOS ઇન્વર્ટર ઉપર ટ્રૂકનોંધ લખો. **07**
- OR**
- Q.3** (a) એન્હેન્સમેન્ટ લોડ nMOS ઇન્વર્ટર ઉપર ટ્રૂકનોંધ લખો. **07**  
 (b) MOSFET કેપેસિટન્સ ઉપર ટ્રૂકનોંધ લખો. **07**
- Q.4** (a) બે ઇનપુટ NOR ગેટનો ઉપયોગ કરી ડીપ્લેશન nMOS લોડની MOS લોજીક સર્કીટ દોરો અને સમજાવો. N ઇનપુટની સર્કીટ પણ દોરો. **07**  
 (b) કલોકક JK લેચનું CMOS AOI રીયલાઈઝેશન દોરો. **07**
- OR**
- Q.4** (a) આપેલા બુલીયન ફંક્શન માટે કોમ્પલેક્સ CMOS લોજીક ગેટ અને યુલર ગ્રાફ દોરો.  $Z = \overline{A(D+E)+BC}$ . **07**  
 (b) ટાઈમીંગ ડાયાગ્રામ સાથે CMOS D લેચ નું ઇમ્પલીમેન્ટેશન દોરો. **07**
- Q.5** (a) FPGA ના પ્રકાર ઉપર ટ્રૂકનોંધ લખો. **07**  
 (b) VHDL ની મદદ થી ૪ \* ૧ નું MUX બનાવો. **07**
- OR**
- Q.5** (a) FPGA ના સ્ટ્રક્ચર ઉપર ટ્રૂકનોંધ લખો. **07**  
 (b) VHDL ની મદદ થી SR ફ્લોપ ફ્લોપ બનાવો. **07**

\*\*\*\*\*