

**GUJARAT TECHNOLOGICAL UNIVERSITY**  
**DIPLOMA ENGG.- SEMESTER-VI EXAMINATION - OCTOBER 2012**

**Subject code: 361102****Date:27-10-2012****Subject Name: VLSI Technology****Time: 2:30 pm – 5:00 pm****Total Marks: 70****Instructions:**

1. Attempt all questions.
2. Make suitable assumptions wherever necessary.
3. Figures to the right indicate full marks.
4. English version is considered to be Authentic

<b>Q.1</b>	(a) Explain VLSI design Methodologies.	<b>07</b>
	(b) Explain Y Chart of design flow in detail.	<b>07</b>
<b>Q.2</b>	(a) Explain MOS system under external bias.	<b>07</b>
	(b) Explain Operation of MOSFET Transistor.	<b>07</b>
	<b>OR</b>	
<b>Q.3</b>	(b) Explain Energy Band Diagram of MOS Structure.	<b>07</b>
<b>Q.3</b>	(a) Explain CMOS inverter.	<b>07</b>
	(b) Define N & P Channel Enhancement and Depletion type MOSFET and draw its Symbols.	<b>07</b>
	<b>OR</b>	
<b>Q.3</b>	(a) Draw & Explain Three stage CMOS ring oscillator circuit.	<b>07</b>
	(b) Explain Enhancement load nMOS Inverter.	<b>07</b>
<b>Q.4</b>	(a) Draw & Explain two input NAND gate using depletion load.	<b>07</b>
	(b) Explain OAI Structure & Realize the logic function $Y = (A_1 + A_2 + A_3)(B_1 + B_2)(C_1)$ using CMOS.	<b>07</b>
	<b>OR</b>	
<b>Q. 4</b>	(a) Draw & explain CMOS SR latch using two input NAND gate.	<b>07</b>
	(b) Draw & explain two input NOR gate using CMOS.	<b>07</b>
<b>Q.5</b>	(a) Draw FPGA architecture & Explain CLB in detail.	<b>07</b>
	(b) Write VHDL code for 4:1 Multiplexer with necessary diagram.	<b>07</b>
	<b>OR</b>	
<b>Q.5</b>	(a) Explain signal Delay in FPGA.	<b>07</b>
	(b) Write VHDL code for $Y = \overline{AB} + A\overline{B}$ .	<b>07</b>

\*\*\*\*\*

પ્રશ્ન-1	(અ) VLSI ડીઝાઇન મેથોડોલોજી સમજાવો.	07
	(બ) ડીઝાઇન ફલોનો Y ચાર્ટ સમજાવો.	07
પ્રશ્ન-2		
	(અ) MOS સીસ્ટમ એક્સ્ટર્નલ બાયસીંગ સાથે સમજાવો.	07
	(બ) MOSFET ટ્રાન્ઝિસ્ટરનું ઓપરેશન સમજાવો.	07
	અથવા	
	(બ) MOS નો એનજી બેન્ડ ડાયાગ્રામ સમજાવો.	07
પ્રશ્ન-3		
	(અ) CMOS ઈન્વર્ટર સમજાવો.	07
	(બ) N અને P ચેનલ એન્હાન્સમેન્ટ અને ડેપ્લેશન MOSFET ની આકૃતિસહ વ્યાખ્યા આપો.	07
	અથવા	
પ્રશ્ન-3	(અ) ત્રણ સ્ટેજનું CMOS રીંગ ઓસીલેટર દોરો અને સમજાવો.	07
	(બ) એન્હાન્સમેન્ટ લોડ nMOS ઈન્વર્ટર સમજાવો.	07
પ્રશ્ન-4		
	(અ) ડેપ્લેશન લોડ ની મદદથી બે ઈનપુટ NAND દોરો અને સમજાવો.	07
	(બ) OAI સ્ટ્રક્ચર સમજાવો અને CMOS ની મદદથી આપેલ સુત્ર બનાવો.	07
	$Y = \overline{(A1 + A2 + A3)(B1 + B2)(C1)}$	
	અથવા	
પ્રશ્ન-4	(અ) CMOS SR લેચ બે ઈનપુટ NAND ગેટની મદદથી દોરો અને સમજાવો.	07
	(બ) બે ઈનપુટ NOR ગેટ સર્ક્રીટ CMOSની મદદથી દોરો અને સમજાવો.	07
પ્રશ્ન-5		
	(અ) FPGA નું આર્કિટેક્ચર દોરો અને CLB વિસ્તારપુર્વક સમજાવો.	07
	(બ) 4 : 1 મલ્ટીપ્લિકેશનો VHDL કોડ જરૂરી આકૃતી સહ બનાવો.	07
	અથવા	
પ્રશ્ન-5	(અ) FPGA મા આવતો સિગ્નલ ડિલે સમજાવો.	07
	(બ) $Y = \overline{AB} + A\overline{B}$ નો VHDL કોડ બનાવો.	07

\*\*\*\*\*